⑩ 日本国特許庁(JP)

⑩特許出願公開

# ◎ 公 開 特 許 公 報 (A) 平3−62551

®Int.Cl.⁵

識別配号

庁内整理番号

個公開 平成3年(1991)3月18日

H 01 L 21/82

8225-5F 8225-5F H 01 L 21/82

L B

審査請求 未請求 請求項の数 2 (全9頁)

②発明の名称

スタンダードセル及びスタンダードセル列

孝一郎

②特 願 平1-197606

20出 頭 平1(1989)7月28日

伽発明者 奥村

東京都港区芝5丁目33番1号 日本電気株式会社内

切出 願 人 日本電気株式会社

東京都港区芝5丁目7番1号

邳代 理 人 弁理士 内 原 晋

#### 明細書

#### 発明の名称

スタンダードセル及びスタンダードセル列

#### 特許請求の範囲

1. 半海体基板上に形成される能動器子領域と、 この能動器子領域の両側を挟んで形成される第二 を配線メタルである電源線及び接地線と、前記線 動業子間を配線する前記第1及び第2層配線メタル ルとを有するスタンダードセルにおいて、前記線 動業子領域が前記電波及び前記接地線より が成立になる。この外側領域には前記第1及び前 記第2層配線メタルが存在しないことを特徴とするスタンダードセル。

2. 半導体基板上に複数の請求項1のスタンダードセルを並べ一方向に伸びるセル列に形成し、このセル列中に所定の間隔で少なくとも一個の割合で配置されるとともに前記電源線と前記接地線及

び前記半導体基板層並びにウェル層とを接続するための基板コンタクトセルとを有することを特徴とするスタンダードセル列。

## 発明の詳細な説明

#### 〔産業上の利用分野〕

本発明は半導体基板上に形成されるスタンダードセル及びスタンダードセル列に関し、特に面積の利用率を改剪し、高集積度が得らるように、MOSFETなどの半導体能動素子の素子形成領域の上層を配線チャネル領域として利用した集積回路用のスタンダードセル及びスタンダードセル列に関する。

## 〔従来の技術〕

集積回路を半導体基板上に高集積度に形成するレイアウト技術において、例えば、インパータ・NAND、NOR等の一つの回路機能ブロックが同じたると、そして、これら回路機能ブロックが同じたるで同一の矩形領域内に収まるようにレイアウト設計されたセル(以下スタンダードセル)を準備

## 特閒平3-62551(2)

しておき、これらのスタンダードセルを列状に並べて配置し、これらのスタンダードセル間に配線を行なうことによりチップ全体のレイアウトを完成するスタンダードセル方式と呼ばれる技術が知られている。

また、この技術は、コンピュータ制御により自動的にレイアウト設計するのに適していることから、最近広く使用される方法である。

第3図(a)、(b)及び(c)は従来のスタンダードセルの例を示すスクパターン図である。第3図(a)は2入り、10回路のスタンダードセルで、第3図(b)はインパータ回路のスタンダードセルで、第3図(c)はセル列中の質面で、これらの図面の中ウェ 記録に、300はセルの外枠、311はN型拡散層31以の対象に、312はP型拡散層31に対するいはN型拡散層31に対するいはN型拡散層31に対するいはN型拡散層31に対するいはN型拡散層31に対するいはN型拡散層31に対するいはN型拡大タル間のコンタクトホール、316はボリシリコンス

317a、317b及び317cは第1層配線メタル、318は第1層配線メタルと第2層配線メタルに第2層配線メタル間のスルーホール、319bは出力端子用の第2層配線メタル、319bは出力端子用の第2層配線メタル、320はな源線である第1層配線メタル317aとN型ウェル317bとP型半導体基板とのコンタクトホールをそれぞれ示している。

このように従来のスタンダードセルは、電源 級及び接地線は、第3図(a)及び(b)に示すように、セルの両側に第1層配線メタル317a及び317bとして配置されていた。すなわち、回路機能を構成するMOSFET (Metal Oxide Seaiconductor Pield Effect Transistor) などの能動衆子は、電源線と接地線の間に挟まれて配置されている。また、この電源線、接地線及びセル内の配線は、第1層配線メタル317a、317b及び317cが用いられ、セルへの信号出力する端子及び配線は第2

層配線メタル319a及び319bとして配置されている。

第4図はセル列で構成される加算回路の一例を示す回路図、第5図は第4図の加質回路を2回路使用した2ビット加算回路である従来のスタンダードセルのレイアウト図である。この第5図に示したスタンダードセルは、第4図に示した加算回路を2回路を組み合せて、従来のレイアウト技術によりレイアウト設計したものである。

第4図に示す加算回路は、加算数Ai、被加算数Bi及び下位桁(この場合では第i-1桁)から送られるCiのそれぞれの信号を入力するインバータ回路402と、加算結果を出力する2入力NAND回路401と、上位桁(この場合では第i+1桁)への桁上げ信号Ciを出力する3入力NAND回路403とで構成されている。

第5図は加算回路スタンダードセルのレイアウト図で、A1、B1、C1及びS1は、それぞれ第1桁目の加算数、被加算数、桁上げ及び加算結果の各信号電圧を示し、A2、B2、C2及びS

2は、それぞれ第2桁目の加算数、被加算数、桁上げ及び加算結果の各信号電圧を示す。また、第1桁目が最下位ピットであるため、桁上げ信号電圧COは常にOである(ロウレベルである)。

このセル列中に配置されている黄通配線用セル504は、破線で示すように、セル列中を垂直方向に配線が貫通する場合に配置されるものである。この貫通配線用セルは、第3図(c)に示すよう

に、他のセルと合せて両端に電源線である第1層 配線メタル317aと接地線である第1層配線メタル317bとが配置され、セル内部には能動素 子が存在せず、セル列に対して垂直方向に第2層 配線メタルが1セルにつき一本のみ貫通できる構成になっている。

また、黄通配線用セルは、第5図に示すような 比較的な簡単な構成であるスタンダードセルアレ イでは、使用頻度が少ないが、セル列が多数並べ て配置されるような大規模なスタンダードセルア レイでは、セル列を飛び越えて結線する必要が頻 繁に生じるため、この貫通配線用セルが多数用い 6れる

このように、スタンダードセル方式によるレイアウト設計は、あらかじめ設計されたスタンダードセルを並べて配置することによってセル列を作成し、このセル列間の配線チャンネルにおいて、結線する配線の方向により導体の種類が定まっているため、レイアウトが単純であり、コンピュータブログラム制御し易いといった利点がある。

ンバータセルのNチャンネルMOSFET部に見られるように、セル内部に無駄な領域が生じたり、あるいは、スタンダードセルの要求される遅延特性に対応するために、セルの縦方向の異なるセルシリーズを幾種類も作成しなければならず、設計時間に多大な工数を費やしたり、セル設計の柔軟性に欠けるという欠点がある。

本発明の目的は、かかる欠点を解消するスタン ダードセル及びスタンダードセル列を提供するこ とにある。

## 〔課題を解決するための手段〕

〔 発明が解決しようとする課題〕

また、従来のスタンダードセルにおいては、能動素子が電源線と接地線と挟まれた領域に配置されていたので、セルに対する遅延特性に従って、内部の能動素子の駆動力を調整し、最適の素子寸法とそれに適合したセル外形にすることが困難であった。例えば、第3図(b)に示すように、イ

2. 本発明のスタンダードセル列は、半導体基板上に複数の請求項1のスタンダードセルを並べ方向に伸びるセル列に形成し、このセル列中に所定の同隔で少なくとも一個の割合で配置されるとともに前記電源級と前記接地線及び前記半導体基板層並びにウェル層とを接続するための基板コンタクトセルとを有している。

#### ( 寒 施 例 )

次に、本発明について図面を参照して説明する。

第1図(a)、(b)及び(c)は本発明のスタンダードセルの実施例を示すマスクパターン図である。第1図(a)は2入力NAND回路のスタンダードセルで、第1図(b)はインパータ回路のスタンダードセルで、第1図(c)は貫通配線用セルを兼用する基板コンタクト用セルのスタンダードセルである。

また、これら図中で、共通して、1111はNウェル、112はP型拡散層、113はN型拡散層、 114はポリシリコン、115はP型拡散層 11

#### 特開平3-62551 (4)

2 あるいは N型 拡散層 1 1 3 と 第 1 層配 線 メタル 1 1 7 a 、 1 1 7 b 及 び 1 1 7 c と の コンタクト ホール、 1 1 6 は ボリシリ コン 1 1 4 と 第 1 層配 線 メタル 1 1 7 c と の スルーホール、 1 1 8 8 は 1 1 7 c と の スルーホール 、 1 1 8 8 は 1 1 7 c と 第 2 層配 線 メタル 1 1 7 c と 第 2 層配 線 メタル 1 1 7 g b は 出力 端子である 第 2 層配線 メタル、 1 2 0 は 世級 の コンタ の る 2 を 第 1 層配 線 メタル、 1 2 0 は 接地線 で ある 第 1 層 配 線 メタル 1 1 7 b と P 型 半 導体 基 板 と の コンタ る セルル の 外 枠 で ある セルの 外 枠 で ある ・ 1 0 1 は 2 入 カ N A N D 回路 セルの 外 枠 で ある ・ や で ある。

本発明のスタンダードセルの実施例は、、第1図(a)及び(b)に示すように、電源線及び接地線である第1層配線メタル117a及び117 bとの間で、セルの第1外枠100内に、セルに含まれる機能素子であるMOSFET相互間の配 線を配置したことである。従って、この電源線と接地線との間隔およびセルの第1外枠100の縦方向の寸法は、対象とするセル群を構成するために必要なMOSFETの相互間の配線本数により決定される。

例えば、本実施例のようなインバータあるいは 2入力NAND回路セルの場合では、NチET例 に、イルぞれ1本ずつの第1層配線メタル用いた、それぞれ1本ずつの第1層配線メタル用いた に、それぞれ1本ずつの第1層配線メタル に、それぞれ1本ずつの第1層配線メタル に、それぞれ1本ずつの第1層配線メタル に、これを満足するために、電源線と接地線との に、これを満足するために、電源線と接地線との である。

一方、上述した回路より複雑な回路機能をもつスタンダードセルの場合でも、この回路を構成でるに必要なセル内のMOSFETの相互結線に必要な配線チャンネル数により、電源線と接地線の間隔及びセルの第1外枠100の寸法を決定し、それを一連のセル群に適用すればよい。

また、本発明のスタンダードセルは、上述した 機能素子間の相互配線を電源線及び接地線内に含ませて配置することによって、電源線及び接地線より外側の領域まで、NチャンネルMOSFETが延在することが出来るようになる。このことが、セルの第2の外枠がこれら延在するMOSFETを含んで定義されることが従来のスタンダードセルと大きく違う点である。

また、そればかりでなく、セルの第2の外枠1

01内部においても、セルの第1の外枠100の 外部領域であれば、セル間の結線のための配線チャンネルとして使用出来るので、集積回路が形成される半導体チップのサイズの縮小を図ることが 出来る第2の利点がある。

一方、このスタンダードセルを実現するためには、拡散層の抵抗を低減する集積回路製造技術が前提となる。従来のスタンダードセルにおいて日の人は、第3図(a)に示すように、MOSFEでは対して直列抵抗となる拡散層上に、コンタクトホールを密に設けることにより拡散抵抗を減らし、遅延特性の劣化を防止している。しかし、本

発明のスタンダードセルにおいては、特に電源線、 接地線の外側領域に設けられたMOSFETの拡 散層の部分には、配線チャンネルとして使用する ため、コタクトホールを設けることが出来ない。 このために、本発明のスタンダードセルは、この 拡散抵抗を公知技術により低抵抗化を図ることに よって実現し得る。

この公知技術として、例えば、第31回応用物理学関係連合請演会予稿集(1984)の頁442の30aーuー6及び30aーuー7にはこかがあるいは、第33回応用物理学関係連合講演会予稿集(1986)の頁502の2aーpー4には半導体の不純物拡散層上にタングステンリサイドを形成して低抵抗を図る方法が記載されている

第2図は本発明のスタンダードセルを用いて構成された複数のセル列の一実施例を示すレイアウト図である。次に、前述したスタンダードセルで第5図に示した加算回路を構成する複数のスタン

ダードセル列について述べる。

このスタンダードセル列は、同図に示すように、第5図に示した従来例の第1桁目及び第2桁目を構成するスタンダードセルである2入力NANDセル201、インバータセル202、3入力NANDセル203が横方向に一列に配列されセル列を構成し、このセル列中に、ほぼ一定間隔で、第1図(c)に示す基板コンタクトセルを挿入したことである。

を設けて結線されている。ここで、218は第1 履配線メタル217と第2層配線メタル219間 のスルーホールである。

このことは、すでに前述したように、本発明のスタンダードセルを用いて、複数のセル列を構成し、これらを平行に配置してセル間を結線してなるスタンダードセルアレイの占有面積が小さいこと、およびこれもすでに述べたが、セルの第2の外枠101の縦方向の寸法が自由であるため、セ

ル内のMOSFETの寸法設計に柔軟性があるという二つの利点がある。

また、第5図に示した従来のセルの外籍100に新100に新100に新100にが持100にが持100にが持100にが持10の外持100に対けてアウト設計を違行レイアウト設計を違しレイアウト設計を違しレアウト設計がある。従来とイインによりのでは、本発明のセルを関がした。などののはなりのはないのではは、ではは、ののはないのがあるをでは、このが多く、通常をはいるのはない。

さらに、本発明のスタンダードセル列では、セル列中に基板コンタクトセルが挿入されることを述べたが、これによる横方向の寸法の増大も実質上無視出来る。何故ならば、前述したように、大規模なスタンダードセルアレイにおいては、従来のスタンダードセル列で構成しても、セル列中に

#### 特開平3-G2551(6)

法を増大することなく、セル列間の配線専用の配線チャンネルを低減した高密度の 2 次元スタンダードセルアレイが実現し得る。

#### 〔発明の効果〕

以上説明したように本発明は、電源線及び接地線に挟まれた領域の外側領域にも能動案子を延在させることによって、セル高さ一定という拘束を受けることなく、従来のコンピュータ制御によを配置配線プログラムが流用してセル設計が出来るとともにより占有面積の小さいスタンダードセルが得られるという効果がある。

また、セル列中に電源級及び接地線とウェン列中に電源級及び接地線とウェン列中に電源級及び接地線とウェンクの大き車を連結することを押行に伸びる電源のはないのの配線をサインが出て使用することはからいが出来るとともに実質的にセル列の横方向でを増大することなく縦方向が縮小された高密度

のスタンダードセル列が得られるという効果がある。

## 図面の簡単な説明

第1図(a)、(b)及び(c)は本発明のスタンダードセルの実施例を示すマスクバターン図、第2図は本発明のスタンダードセルを用いて構成された複数のセル列の一実施例を示すレイアウト図、第3図(a)、(b)及び(c)は従来のスタンダードセルの脚を示す回路の、第5図は第4図の加算回路を2回路使用した2ピット加算回路である。

100…セルの第1外枠、101…セルの第2 外枠、111、311…Nウェル、112、31 2…P型拡散層、113、313…N型拡散層、 114、314…ポリシリコン、115、116、 120、121、315、316…コンタクトホール、117a、217a、317a…第1層配 

 は次々ル(電源線)、117b、217b、31

 7b…第1層配線メタル(接地線)、117c、

 217、317c、517…第1層配線メタル、

 118、218、318、518…スルーホール、

 119a、119b、219、319a、319


 519…第2層配線メタル、201、501


 2入力NANDセル、202、502…インバータセル、203、503…3入力NANDセル、

 204…基板コンタクトセル、504…貧温配線セル、401…2入力NAND回路、402…インバータ回路、403…3入力NAND回路。


代理人 弁理士 内 原 智

## 特開平3-62551(フ)







第 1 図




第2図

## 特開平3-62551(8)







# 特開平3-62551 (9)

